网站地图985论文网
主要服务:硕士论文、论文发表、论文修改服务

工程技术论文:飞机无线电发射机的设计

来源:985论文网 添加时间:2020-05-28 14:21
 
摘  要
随着无线通信技术的飞速发展,原有的基于硬件和面向应用的发射机设计方法逐渐凸显其局限性。不同通信系统之间的兼容性差、互联互通程度低、飞机性能差等特点,已成为制约飞机无线发射机进一步发展的障碍。因此,采用软件无线电技术的飞机发射机应运而生。发射机可支持多载波频率,多种调制方式,调制参数、传输速率等参数可由主控计算机设置。源端支持不同速率的源输入。射频端与多波段接收机通信,具有较强的飞机性能。本文设计了一种多机无线电发射机,它的载波频率、调制方式、调制参数、传输速率等参数均可设定。发射机作为数字信号处理平台,采用数字电路实现各种调制方式的中频调制信号,通过射频上变频电路和功率放大电路的匹配,形成完整的飞机发射机。本课题设计的发射机主要实现以下功能:(1)信息码流可实现调频、BPSK和QPSK调制解调功能,并可输出频带射频调制信号。(2) 变送器采用RS232与计算机接口,通过接口进行参数设置,具有断电保持设置功能。
关键词:软件无线电;飞机发射机;FM;BPSK;QPSK
 
第1章 绪论
11  课题背景及意义
近年来,随着无线通信技术的飞速发展,原有的无线发射机功能单一,互连程度低,只能进行语音传输,越来越不适应实时、高速信息传输的要求。因此,飞机无线通信发射机的设计已成为时代的潮流。
采用软件无线电技术的飞机发射机及时满足了这一要求。软件无线电技术最初是由MITRE公司的JoeMitola在1992年5月的全国电信系统年会上提出的。其基本设计思想是利用飞机的可编程硬件平台,通过软件编程实现各种通信协议。它充分利用了编程语言的可编程特性,避免了无线发射机功能单一、互连性差、只能进行语音传输的缺点。支持不同通信设备之间的互联互通和各种信息传输(如语音、图像、视频等),扩展了无线通信发射机的功能,可将飞机空中环境信息和各种控制指令实时传输到控制终端,从而提高了控制终端的视野和传输效率,提高了飞机飞行信息的实时性和可靠性。
12课题主要研究内容
本文设计了一种可以设置载波频率、调制方式、调制参数、传输速率等参数的多机发射机。发射机作为数字信号处理平台,采用数字电路实现各种调制方式的中频调制信号,通过射频上变频电路和功率放大电路的匹配,形成完整的飞机发射机。
本工程设计的发射机主要实现以下功能:
(1) 可在信息码流上实现调频、BPSK和QPSK调制解调功能,并可输出频带射频调制信号。
(2) 变送器采用RS232与计算机接口,通过接口进行参数设置,具有断电保持设置功能。
 
第2章 概念概述与方案设计
21软件无线电的概念
软件无线电的基本概念和体系结构由MITRE工程师JoeMitola于1992年在全国电信系统年会上首次提出。软件无线电的核心思想是:在一个开放的、标准化的、模块化的通信硬件平台上,通过可编程软件语言在该平台上完全实现基带信号处理和通信协议。软件无线发射机的兼容性和可编程性将大大提高无线发射机的开发时间,降低设计成本,促进无线发射机的快速发展。
在传统的无线发射机系统设计中,往往是一种功能和性能单一的设计,不仅占用不同的频段,而且传输距离有限,调制方式单一。例如,无线通信系统常用的调制方式包括AM、FM。LSB、PCM-FM、BPSK、MSK、QPSK等多种复用方式,如时分多址(TDMA)、频分多址(FDMA)、码分多址(CDMA)等,仅基于一种设计的无线发射机互操作性差,而各种设备终端、武器平台和信息终端的无线发射机之间无法进行直接通信,导致无线发射机种类繁多,在新的环境下携带不便。北约的主要盟国都有自己的无线通信发射标准。包括美军在内,也面临着同样的问题。例如,美国在格林纳达的军事行动暴露了各种通信设备之间的不兼容。信息传输的瓶颈使得各个终端单元无法达到最大的效率。因此,传统的无线发射机设计思想已不能满足新时期战场的需要。
在这种情况下,飞机无线发射机的设计成为破解各作战平台信息瓶颈的关键问题。应用软件无线电设计思想,利用可编程硬件平台,设计出多频、多模式、调制方式可调、飞机性能强的无线发射机,将成为未来无线发射机设计的发展趋势之一。
22软件无线电的特点
    除上述特点外,软件无线电还具有以下特点:智能天线、宽频文明射频前端、宽频带、硬件飞机、软件功能和硬件模块化。
(1) 天线智能:软件无线电的工作频段一般很宽,至少覆盖一个或几个倍频程,最多覆盖十几个或几十个倍频程,这就对与其匹配的天线提出了宽带要求。长期以来研究的“全波段”天线还不成熟,很难用一个天线实现全波段。智能天线是一种基于数字波束形成的阵列天线技术。它对多单元天线接收到的信号进行加权,使整个阵列在所需方向形成高增益波束,在干扰方向形成低增益波束,从而达到抑制特定方向干扰,提高信噪比的目的。智能天线正逐步走向实用化,推动着软件无线电的发展。
(2) 射频前端宽大文明:软件无线电在接收时需要占用较宽的频段,因此要求软件无线电射频前端宽大开放。移动通信一般占用800-6000MHz频段;波音飞机设计的无线发射机占用2-2000MHz频段。
(3) 宽带中频:软件无线电中频必须与各种调制方式的中频信号兼容,因此它必须具有更宽的带宽,以增加中频信号的适应性。然而,带宽越宽,对射频电路动态范围的要求越高,电路实现的成本也就越高。因此,将中频信号带宽设置为104MHZ是一种可行的方案,可以同时考虑这两种成本。
(4) 硬件的通用性和实用性:硬件飞机是指通过数字信号处理平台使用飞机硬件。数字信号处理平台主要是解决高速数据流的实时处理与软件之间的矛盾。如果软件处理平台以软件为主,则平台的飞机性能越强,导致实时性能不足,无法满足高速信号处理的要求。我们的解决方案是采用“FPGA+DSP”的结构。FPGA主要实现实时信号处理,DSP实现软件飞机信号处理。
(5) 基于软件的功能:软件无线电的最大特点是发射机的基于软件的功能。软件设计是在飞机硬件平台上完成发射机的主要功能,也是区别于模拟无线电和数字无线电的主要特点。无线发射机的设计从过去的硬件设计到软件设计,是一个很大的进步。
(6) 软件模块化:软件无线电的设计需要模块化设计,以满足可重构和在线升级的特点。软件部分分为多个功能模块,无线发射机设计成飞机型。每个功能模块都是相互区别的。增加新功能只需要增加相应的功能模块,提高了设计效率,降低了设计复杂度。
23飞机发射机的整体方案设计
该发射机是基于软件无线电的思想设计的,可以手动设置多机发射机的载频、调制方式、调制参数、传输速率等参数。发射机的结构如下图所示,主要包括以下几个部分:主控计算机控制接口、协议转换部分、基带信号处理部分和射频部分。
主控机的控制接口部分用VC++60编写。其主要功能是提取载波频率、调制力类型、调制参数、传输速率等参数,并对其进行编码、帧化,通过接口内部实现的RS232接口协议,通过RS232接口发送控制指令数据帧。
 
图21   课题总体框架图 
协议转换芯片是通过CPLD芯片实现,主要功能是接收主控电脑发送过来的控制指令数据帧,并实现RS232接口和SPI接口协议的转换和利用CPLD芯片内部UFM实现掉电保存功能。
基带信号处理部分是通过FPGA芯片实现,功能主要包括接收CPLD发送过的的控制指令,并对控制指令进行解析和自适应,数据码元的FM/BPSK/QPSK调制与解调算法的数字实现,射频频率综合配置,和芯片配置等功能。
射频部分主要是通过射频电路实现,包括带通滤波器、本振源、调制器和功率放大电路等,以实现中频信号的二次调制,达到S波段输出。
其中,基带信号处理部分是本发射机的核心,基带信号处理芯片采用了XILINXVIRTLX5 XC5VLX110T系列芯片,V IRTEX 5芯片采用最新工艺,内部有33万个逻辑单元,最高支持550MHz的主频时钟,有64个DSP48E模块,最大支持1120kb的RAM,内置硬件DCM和PLL等时一钟管理单元,能够很好的满足本发射机的设计需求。
 
图22  FPGA实现的逻辑功能
24RS232接口协议与实现
RS232-C是美国电子工业协会(EIA)制定的串行物理接口协议标准。RS是英文“推荐标准”的缩写,232是识别号,C是修改号。RS232-C总线标准有25条信号线,包括主通道和辅助通道。通常采用TXD(传输线)、RXD(接收线)和GND(地线)来实现通信。
RS232常用的通信速率有100、ISO、300、1200、2400、4800、9600、19200波特。RS232-C通信距离一般受通信“侧视”电容的限制。由于是单端传输,也容易引入共模干扰,一般采用20米以内的通信方式。
根据信息传输方式的不同,串行通信可分为单工通信、半双工通信、全双工通信和多路通信。由于RS232接口可以同时向两个方向发送和接收数据,因此可以认为是全双工接口。
串行通信可分为同步通信和异步通信。同步通信具有严格的时序关系,通信协议比较复杂,但传输效率高,一般用于点对多通信。异步通信由于其对时间要求不严格、通信协议简单、传输效率低等优点,通常被用于点对点通信。
同步通信方式的特点:一般采用多个字符组成一个帧,帧头需要添加同步信息。当没有信息传输时,应该填充空字符,因为同步传输不允许帧中的字符不满意。在同步传输中,一个字符可对应5-8位,在传输中,所有字符应对应相同的位数,每n位为1帧从发送端发送,在接收端要按照同样的协议进行接收。
在同步传输中,一组信息帧包含许多字符,通常以同步字符开头,包括数据段起始标志位、数据段、数据段结束标志位等。,具有相对严格的传输定时,要求发送端和接收端的时钟同步,否则会造成接收端的错误。
异步通信按字符传输。通常,除了起始位和结束位之外,每个数据帧还将包含8个信息字符。每帧数据的起始位和结束位用于完成接收端和发送端之间的同步。每个帧的内部都是固定的时钟速率,帧间的时钟间隔可以是任意的,因此异步通信更适合于短距离传输。
本文采用的串行口通信采用异步通信方式。下面重点介绍异步通信的通信协议。
异步通信可以采用正逻辑或负逻辑。正逻辑通常在逻辑1输出高电平,在逻辑0输出低电平。负逻辑正好相反,逻辑0输出高电平,逻辑1输出低电平。
异步通信协议的格式如下表所示:
表21串口异步通信协议
起始位 逻辑0 1位
数据位 逻辑0或1 5位-8位
校验位 逻辑0或1 1位或0位
停止位 逻辑1 1位-2位
空闲位 逻辑1 任意
异步通信协议的时序图如下所示:
表22 串口异步通信时序
start D7 D6 D5 D4 D3 D2 D1 D0 stop
    一般一帧数据长度为10位,其中起始位、数据位和停止位是必须有的,每帧数据以逻辑0做位起始位开始,以逻辑1作为停止位结束,中间包含8位数据位,校验位可以根据需要定义进行取舍,一般可以取1位、15位或者2位,空闲位是两帧数据之间的间隔,通常可以任意长的,因为异步通信一般采用起始位和停止位进行同步的。
    例如接收到8位数据34H (0011_0100),实际上不使用校验位的话,加上起始位和结束位是10位数据(0011_0100),如果RS232端口波特率是9600bps,则总共10位数据,则传输速率是960字符/S。
    RS232接口的接收算法实现
    (1)当开始通信时,当数据时钟对接收端采样到信号由逻辑1跳变为逻辑0时,进入开始位,计数器开始计数,状态机由状态0跳入状态1;
    (2)当计数器一记满八个时钟时,将8位数据存入寄存器,数据位接收结束,状态机由状态1跳入状态2;
(3)采样时钟对接收端采样,当采样到逻辑1的信号时,意味着进入结束位, 整个帧的数据接收结束,状态机由状态2跳入状态0;
   (4)状态机一直在状态。循环,直到开始下一帧数据的接收。
    RS232接口的发送算法实现:
    (1)当初始化后,发送端保持逻辑1,直到有数据发送;
    (2)当数据传送时,发送端首先发送逻辑0,作为起始位;
    (3)发送端按照低位在前,高位在后的顺序,发送完8位数据位;
    (4)如果设置发送校验位,发送端输出校验位;
    (5)最后,发送端发送停止位,即输出逻辑1;
    (6)发送完数据信息,发送端保持逻辑1,直到有下一帧数据到来。
 
第3章 发射机的硬件设计
飞机发射机的硬件实现主要包括以下几个部分:1接口芯片与协议转换芯片:这部分是由MAX232芯片一和CPLD芯片实现,MAX232芯片通过RS232接日与主拧电脑相连接,CPLD芯片通过SPI总线与FPGA连接,另外CPLD与它内部集成的FLASH通过并行数据线和地址线相连接。2基带信号处理部分:这部分主要是利用virtex 5的FPGA芯片,除了通过SPI接口与CPLD相连接外,通过14位并行总线与DAC连接,通过串行接口与DAC内部的控制寄存器连接。3DAC芯片:这部分主要是利用AD9957实现,AD9957接收FPGA发送过来的14位数据,在内部通过数模转换后,然后连接内插滤波器,除此之外,还有独立的时钟源,支持内部的时钟倍频。4电源芯片:这部分主要包括TPS94401、 TPS95618等芯片,主要功能是提供各个功能模块的电源供应。
图31是发射机的硬件结构框图,可以清晰的观察各个功能模块的连接关系,下面着重介绍各个模块的内部结构与硬件实现。
 
31 接口芯片与协议转换芯片:
311MAX232接口芯片
RS232接口芯片采用MAX232,该芯片采用+5 V电源电压,双通道驱动器和接收器,支持±30V的电压输入,能够将RS232接口电平转换成TTL/CMOS电平,支持ShutDown模式,在ShutDown模式下仅消耗1μA电流,能够支持的最高传输速率达到120kpbs,有多种封装方式,适合便携式计算机、低功耗调制解调器、接口转换等应用。
MAX232内部包含双路电荷泵DC-DC电压转换器、RS232驱动器、RS232接收器。MAX232内部包含两个电荷泵,将+5 V转换成±10U,第一个转换器利用电容Cl将+5 V输入加倍,得到V+输出端C3上的+10V,第二个利用电容C2将+10V转换成V-输出端C4上的-l0V。依靠电荷泵对外部电路供电。
RS232驱动器是TTL电平和CMOS电平的输入端,对两者能够兼容,能够将TXD1、TXD2的输入TTL电平或CMOS电平(33 V转换成T10UT、T20UT接口耳内RS232接收电平(12V)。
RS232接收器是反相的,将大于3V的电l1定义为逻辑0,接收器将RS232电平转换成TTL或者CMOS电平。接收器将R1IN、R2IN接口的输入电平12V转换成RIOUT、R20UT的输出电平33V。
 
312协议转换芯片
协议转换芯片采用EPM 1270T 144的CPLD,内部包含1270个逻辑单元,2I2个I/O管脚,8192bit的FLASH存储空间,采用01μm FLASH工艺,是即用型和非易失器件,成本不到上一代MAX器件系列的一半,由于性价比较高,通常应用到I/O扩展、界面桥接、系统配置、土「日匝序等领域,有着比较广泛的应用。
本发射机主用用到了MAXII芯片一的一协议转换和UFM掉电保存功能,下面简要来介绍协议转换。
MAXII芯片工作电压是33V,通过LM 1085芯片完成将输入电压SOV转换成33V,33V电压通过MAXII芯片各个bank电源引脚将33V电源引入CPLD
MAXII芯片接收MAX232芯片通过RXD I(LO 1),TXD 1(I02)接口以RS232时序发送过来的控制指令,通过CPLD内部的协议转换模块,将控制指令以SPI总线的形式发送到FPGA内部,通过SPI CS (IO28),SPI_DAT C 1024),SPI_CLK C I022;一三根线发送,其中为了和FPGA电压匹配,采用了LVCOMS33V的电压。
 
图33  CPLD的器件连接图
MAXII芯片支持JTAG在线配置和调试,USB h载线通过JTAG接口(TMS,TDO,TDI,TCK四根线)将程序信息串行配置到MAXI I芯片一的内部CFM中,其中TMS引脚和TDI引脚需要通过47K电阻匕拉到33V电源,TCK引脚需要通过47K电阻下拉到地。
图34是CPLD内部UFM的基本结构图,UFM I均存储空间达8192bit,分为两个区,Sector 0和Sectorr1,每个区空间4096bit,UFM通过地址线ARDin,数据线DRDin,控制信号线PROGRAM, EP}ASE与CPLD相连,支持多种模式,本发射机采用并行模式传输,其中地址线ARDin为8位,数据线DRDin为16位,控制信号线PROGRAM, ERASE等均为1位,内部有地址寄存器、数据寄存器,分别用来存储地址和数据信息,另外包括时钟模块,支持内部时钟分频,以及读、写、擦除等程序控制模块等。
 
图34 UFM模块内部结构
 
32 基带信号处理芯片
基带信号处理芯片采用XILINX Virtex 5系列的XC5VSX5OTFFG1136芯片,该芯片采用最新的65nm硅模块化工艺,包含8160个逻辑块,480个可用引脚,最高支持支持55OMHz主频,内置丰富的功能模块,包含36Kbit的RAM/FIFOs模块,25×18的DSP模块,可选IO技术和内置数字电阻控制技术,以及内置的DCM模块和PLL模块,有很好的时钟管理功能。
下面简要介绍V irlex 5芯片的配置,Virtex5由于内部不存在可掉电保存的单元,因此要外接FLASH芯片一去保存配置程序,其中XCF32P的内核电压为18V,端口电压为33 V,它通过JTAG口与USB下载线连接,接收通过TCK,TMS,TDI,TDO四根线传送过来的PROM压缩文件,通过内部时钟写入FLASH时后,每次上电都会通过串行口对FPGA进行配置。
如图35所示,FPGA通过并行模式访问FLASH芯片,其中数据通过DO-D7井行传输,CLKOUT则传送时钟,CEO则传送使能信号;JTAG则通过串行模式访问FLASH芯片,通过丁CK,TMS,TDI,TDO四根线完成数据传输。
 
图35 PGA的配置芯片
33 DAC数模转换芯片
DAC芯片采用AD9957,除了具有数模转换功能外,还可以实现载波的共轭调制。其外围硬件相对简单,主要包括电源输入、产品振动输入、输出转换等模块。
第一个是电源输入,分别为33V和18V。33V分为33V数字电源和33V模拟电源,分别为数字端和模拟端的设备供电。18V主要向模拟端供电。例如,模拟锁相环(PLL)使用18V电源。
其次,输入晶体振荡器。晶体振荡器采用温度补偿晶体振荡器,并采用互补输入模式。在输入端分别加入01μF的电源进行滤波,为内部PLL模块提供时钟输入。我们选择的产品振荡器频率是25MHZ。
第三,设计了一个输出端。由于DAC输出是互补输出,需要先通过ADT1-1wt变换器将双端输出转换成单端输出,然后经过带通滤波器滤波后,再发送RF部分进行下一步信号处理。
 
图36  AD9957的外围硬件设训
34 电源芯片设计
电源设计也是发射机设计中非常重要的一部分。一个稳定高效的电源设计可以保证整个系统的稳定运行,不会因电源波动等问题影响整个系统的运行。其中,本次设计使用的电源芯片主要包括TPS74401、TPS79601、TPS79633等芯片。这些芯片是低功耗线性稳压器(LDO)。与传统芯片相比,输入电压需要比输出电压高2V以上才能正常工作。在低压差调节器中使用晶体管或工艺。输入电压和输出电压之间的差异只需要保持在很低的水平。一般为200mV左右,适用于5V~3V等压差小的场合,发射机设计中采用的主电源芯片为TPS74401,具有功率转换效率高、成本低、噪声低、静态电流小等特点。
让我们选择一个电源芯片TPS74401进行简要分析。
TPS74401芯片是一种低压差电源转换芯片。输出电压振幅为(08-36V)。本设计的主要功能是将33V的输入电压转换为12V的输出电压,芯片的输入端与低频滤波器的滤波电容相连,输出端与低频滤波器的滤波电容相连,保证了输出输入电压的稳定性。PG端是输出电压的检测端。当PG输出电阻过高时,输出电压正常。偏压端是左副放大器、参考端和控制电路的供电电压,可以保证内部电路的正常工作。通常,输入端的电压和输入端的电压是两种电压。例如,下图中的偏压为PCI5V。EN是整个芯片是否工作的配置终端。当EN与电源连接时,整个芯片处于正常工作状态。SS终端是软启动终端。s s端子一般接地,接地后软启动时间一般为10μs。
 
图37电源芯片TPS744U1
FB端比较重要,因为它是整个芯片一输出电压的设定端,它的电压和两个电阻的比值有关,R20和R29遵循以下规律:
 
    当R29取值为499K,R20取值为249K时候,输出电压可以计算出来是33V,因此可以判断整个电源芯片能够正常工作。
 
第4章 发射机的软件与逻辑设计
本节主要介绍无线发射机的程序实现,无线发射机程序上要包括以一「几个部分:1VC++界面部分:RS232接口协议实现与控制指令的组帧。2协议转换芯片部分:主要实现RS232协议与SPI协议之间和转换,一与内部UFM存储器的读写程序。3毕带信号处理部分:主要包括拧制指令解析,调制解调算法实现和DAC芯片配置部分。下面分别来介绍各个部分的程序实现。
 
图41 发射机程序设计流程
 
41 VC++界面部分软件设计
VC++部分设计上要包括两个部分:首先需要在VC++界面卜实现RS232串11通信协议的实现,包括串口号的选择,波特率的设置,数据位,停比位位宽的设置等,其次,需要控制指令的选通和组帧,包括对载波频率、调制力一式、码元速率等参数的设置。
VC++界面部分主要包括串口协议的实现和控制指令的组帧,其中串口协议实现要按照以下步骤:
(1)建立项目
(2)利用API内调用函数打开串口,选择需要用到的串口名。
(3)对串口进行配置内部的DCB模块,对串口进行初始化,设置串口的波特率、数据位位宽、停止位位宽等。
(4)利用SetcommMask来监控串口通信模块上的消息。
(5)利用ReadFile函数读串口上的值。
(6)利用WriteFile函数写入串口值。
(7)用GetOverlappedResult函数来判断当前串口的状态。
(8)关闭串口。
接下来要简单介绍一下控制指令组帧的软件设计:
(1)添加发送数据的各个空间,例如载波频率的输入框控件、调制方式的选择框控件、频率加减按钮等。
(2)对添加的控件进行初始化。
(3)添加控件内部数据,并编写消息函数,对控件的动作写出消息响应。
(4)提取写入控件内部的数据值,对数据提取并组帧。
(5)将组帧完的数据发送到串口发送端口。
(6)对接收到的数据到接收框编写接收消息函数。
 
图42  VC++接收框程序
42 协议转换芯片部分逻辑设计
协议转换芯片主要是实现对RS232接收到的数据转换成SPI协议进行发送,另外是对协议数据在UFM内部进行读写。
RS232协议接收模块:
(1)若RXD线接受到逻辑1,在状态0等待;若接收到逻辑0,跳转状态1;若数据计数器一直大于0小于47,且在状态0保持200个时钟,自动对数据寄存器清0。
(2)用96K时钟对RXD进行采样,并将采样到的数据保存到控制指令寄存器,每采一次数据就增加数据寄存器的值,当加完8个bit后,自动跳转入状态2。
(3)判断RXD接收到的是否是逻辑1,若接收到数据是逻辑1,自动跳转到状态0;否则认为是错误的指令,将控制指令寄存器清0。
SPI协议发送模块:
(1)在状态0等待RS232接口接收完成的信号;一旦接收完成后,开始发送数据,先将CS片选线从0置1,同时在CLK时钟线输出100k时钟,在DAT上输出数据,并开始计数,跳转状态l。
(2)当计数器的值计数到10' d47时,说明数据传输即将完成,先将数据寄存器置0,同时在DAT数据线输出最后一个bit,在CLK时钟线上输出最后一个时钟,CS片选线继续置1,然后跳转状态2a
(3)当数据传送完成后,先将CS片选线从1置0,同时在CLK时钟线停止输出时钟置0,将DAT数据线置0,停止输出数据,同时返回状态0,等待下次数据输入。
UFM写数据:
(1)在状态0等待RS232接口读数据完成;当接收到完成的指令后,先对UFM进行擦除,先将擦除指令线置1,地址线最高位置0,同时开始计数,当计数完5000ns的周期后,完成UFM擦除,将擦除指令线置0,计数器置0,然后跳转状态1。
(2)开始写入UFM数据,先将写入数据线置1,地址线写入地址9'b000000000,将指令寄存器的最低16位写入数据线,直到nbusy端输出高电平为止,跳转状态2。
(3)重复以上动作,写入地址为9' b000000001,9'b000000010的flash数据,当完成这些地址的数据写入后,整个UFM写操作完成,完成后直接跳转状态0,等待下次数据写入。
UFM读数据:
(1)在状态0等待每次上电后的指令信号;当收到指令信号后,将读指令线置1,地址线写入地址9'b000000000,开始计数,直到data vlid线输出高电平时,将16位数据线数据写入指令寄存器的最低位,完成读操作,将读指令线置0,并跳转状态1。
(2)重复以上动作,读取地址9'b000000001,9'b000000010的flash数据,完成后整个读操作完成,完成后直接跳转状态3。
(3)检查读出数据是否完整,若完整跳转状态0,等待下次读取。
43 基带信号处理部分逻辑设计
基带信号处理部分主要包括控制指令解析与码元生成、调制解调算法实现、DAC器件的配置三个部分,下面来简要介绍各个部分的程序设计。
431协议转换芯片
控制指令解析与码元生成如图43所示:
(1)利用SPI接口接收程序接收CPLD发送过来的48位控制指令数据。
 
图43 SPI接收程序
(2)取得控制指令数据的[15:0]位,通过SPI总线对频率综合器寄存器进行配置。
(3)截取控制指令数据的[23:16]位,对调制方式进行选通,产生使能信号,使能选通的调制模块。
(4)截取控制指令数据的[47:24]位,通过IP核计算出实际的码元速率,通过计算与实际时钟的比值,通过计数器产生相同速率的PCM码元。
 
图44  PCM码兀了卜成
上图是一段伪随机序列sdatahuf[cnt dat]中cnt_ ciat通过指定时间改变,达到实现改变码元速率的目的。
432BPSK调制逻辑设计
图45是BPSK调制部分的例化文件:
 
图45 BPSK例化文件
主程序往BPSK调制模块传送的是数据线BP_DATA,主时钟c1k200M,码元速率bitr,片选线BP_CS,重启线reset,在调制模块内部以clk200M时钟,利用DDS模块产生载波,并与BP_DATA相乘,产生调制载波,以实现BPSK调制。
433BPSK解调逻辑设计
    图46是BPSK解调部分的例化文件:
    BPSK解调模块主要包括以下模块:Mult BPDEM模块、FIR LPF模块、COSTAS LOOP(科斯塔斯环)模块、DPLL TOP(超前滞后环)模块。
    Mult BPDEM模块主要是对输入16位调制载波BP IN和16位同步载波costar out相乘,得到32位BP_MULT信号;将32位BP_MULT信号的高16位信号送入FIR LPF模块,对BP_MULT相乘信号进行低通滤波,得到31位相差信号BP DEM,取BP_DEM信号的最高位BP DATA送入码元同步模块。
    COSTAS_LOOP模块,模块采用二相科斯塔斯环,可以锁定(00, 1800)两个相位稳定点,内部包括正交分量相乘子模块、低通滤波器子模块、误差相乘子模块、环路滤波器子模块、DDS子模块,主要功能是利用costar环对调制载波BP IN产生同步载波costar out,对1 OM载波有比较好的跟踪性能,相位误差较小。
DPLL_TOP模块,模块采用超前滞后环,能够根据输入数据产生判决时钟,避免频率漂移和判决时刻产生的误差,内部包括鉴相器、K模计数器、DCO、分频器等子模块,主要功能是利用超前滞后环对BP_DATA信号产生一个同步时钟signal_out信号,从而实现码元同步,对本文用到的1M数据码元,有较好的判决效果。
 
434PCM-FM调制逻辑设计
    图47是PCM-FM调制部分的例化文件:
 
图47  PCM-FM的例化文件
    主程序往BPSK调制模块传送的是数据线PCM-FM DATA,主时钟c1k200M码元速率bitrbuf,片选线PCM-FM CS,重启线reset,在调制模块内部以c1k200M时钟,利用码元速率bitbuf,计算出载波频偏,并将调制频偏加到载波频率70M上,利用产生的载波频率去计算出需要的DDS模块的频率控制字,将控制字写入DDS模块,以实现PCM-FM调制。
435PCM-FM解调逻辑设计
    图48是BPSK解调部分的例化文件:
BPSK解调模块主要包括以下模块:MULT fsk demodulation模块、FIR FSK Demodulation模块、DPLL TOP(超前滞后环)模块。
 
图48 PCM-FM解调各模块例化文例
    MULT_fsk_demodulation模块主要是对输入16位调制载波FSK_IN不11 16位延时信号data delay相乘,得到32位data MULT信号;将32位dataee_MULT信号的高16位信号送入FIR_FSK Demodulation模块进行低通滤波,得到31频差信号fir out,取fir out信号的最高位fir outh送入码川司步模块。
    DPLL TOP模块,内部包括鉴相一器、K模一计数器、DCO、分频器等子模块,主要功能是利用超前滞后环对fir_outh信号产生一个同步时钟clk data_dem信号,利用此时钟对fir_outh进行采样得到最后的解调码儿。
436QPSK调制逻辑设计
    图49是QPSK调制部分的例化文件:
    BPSK解调模块主要包括以下模块:Mult BPDEM模块、FIR LPF模块、COSTAS LOOP(科斯塔斯环)模块、DPLL TOP(超前滞后环)模块。
 
图49 QPSK的例化文件
    主程序往BPSK调制模块传送的是数据线QPSK_DATA,主时钟c1k200M,码元速率bitr,片选线QPSK_CS,码元时钟clk 10M,重启线reset,在QPSK调制模块内部以c1k200M作为主时钟,同时利用码元时钟clk 10M,对数据QPSK DATA进行串并转换,产生I,Q两路码元,将I, Q两路码元分别与DDS模块产生的SIN,COS信号相乘,然后将相乘后的信号相加,然后以实现QPSK调制。
437QPSK解调逻辑设计
    图410是QPSK解调部分的例化文件:
QPSK解调模块主要包括以下模块:mint_i模块、mint_q模块、tir_lpf模板、fir_Ipf2模块、dell_ i模块、dpll_q模块、songwei_ loop(松尾环)模块。
    QPSK解调模块采用正交解调法,在mint i模块、mult_q模块中,输入!6位调制载波QP_ IN分别t,}两路16位正交载波cosine, sine相乘;在fir lpf模块、fir lpt}模块中,各自滤除倍频分量,得到32位相差信号i_ lpfout, cLlpfout,取i一pfout,q-lpfout的最高位输入dpll_ i模块、dpll-q模块做码元同步,分别产生同步时钟i_ clk,cLclk,对i_ lpfouth, q_lpfouth进行判决,得到最后的解调码元输出。
QPSK解调模块的核心算法是songwei_ loop(松尾环)模块,songwei_ loop模块采用四相松尾环,可以锁定(450, 1350 ,2250, 3150)四个相位稳定点,内部包括爪交相乘子模块、低通滤波子模块、SGN函数子模块、误差相乘子模块、环路滤波子模块、DDS子模块、相位延时子模块,松尾环能够稳定的锁定输入载波,有较小的相位误差。
 
图410  QPSK解调各模块的例化文件
 
438DAC配置模块逻辑设计
 
图411 DAC配置程序
DAC芯片的配置:
(1)将需要配置的寄存器的地址和数据准备好。
(2)利用SPI发送模块将需要配置的寄存器地址和数据写入目的寄存器。
(3)利用配置好的寄存器模块使PLL产生的时钟,发送到FPGA输入管脚。
(4)利用DAC发送过来的时钟,将载波数据在下降沿发送到DAC数模转换模块,载波数据需要对其高位取反,从而产生偏移二进制码。
(5)DAC对FPGA传送过来的数据进行数模转换,在互补输出口输出。
 
第5章 软件无线电发射机仿真系统测试
本发射机的调制解调算法是在Xilinx Virtex 5的FPGA平台上实现,采用Verilog编程语言,时序仿真采用Modelsim 64c实现。选用Virtex 5芯片由于该芯片采用较好的时钟管理技术,能够支持DCM和PLL,能够方便的运用时钟模块进行分频与倍频。Modelsim是一款通用的时序仿真软件,能够支持功能仿真和后仿真,方便查看各模块内信号的仿真波形。
下面分别介绍介绍各个功能模块的功能实现和仿真波形。
51 软件无线电发射机仿真系统及设计指标
(1)多相滤波器的信道化发射机系统仿真
在对该仿真系统设计中,在划分信道数、信道频率与内插倍数中,它们之间有着密切的关联,所以应当综合考虑,同时采取快速傅立叶变换进行处理信号,使系统的工作效率不断得到提高,而仿真却采取 M atlab 软件中 M 文件进行实现。
(2)仿真系统的结构
基于多相滤波器的 8 信道化发射机仿真结构。主要基本参数有:
信道数 :8
调制模式 :AM。
作为本发射机的核心算法,调制解调算法需要满足以下性能指标:发射机基带信号处理芯片要配置射频频率综合器工作在22005-25005MHz波段,FM的调制解调算法需要适应100- 10Mbps的信息码元速率,调制频偏为035Rb,即最大频偏在35Mbps,寄生频偏在l0KHz以内;BPSK与QPSK也需要100-10Mbps的信息码元速率,输出调制载波的EVM要在10%以内。
发射机的性能设计一指标如下:
1发射机系统指标
(1)工作频率:22005MHz--25005MHz ( 05MHz步进)
(2)调制体制:PCM-FM/BPSK/QPSK
(3)谐杂波抑制:>65dB
(4)发射功率:l0W
(5)电源电压:28V±10%
2FM调制功能指标
(1)输入电平:LVTTL
(2)调制速率:100-10Mbps
(3)调制频偏:035Rb
(4)寄生频偏:小于10KHz
3BPSK调制功能指标
(1)输入电平:LVTTL
(2)速率:100-10Mbps
(3)EVM:小于10%
4QPSK调制功能指标
(1)输入电平:LVTTL
(2)制速率:100-10Mbps
(3)EVM:小于10%
 
52 仿真系统的参数说明
(1)信道数。信道化发射机重点应用于进行对某带宽内的全部信道发射的场合,故其信道数应当很大,但对计算机的运算能力有所考虑,信道数勿可设置偏大,且增加仿真系统中信道数量只会使计算负担得到增加,对验证系统的可行性作用不大。因信道化滤波器的首步运算为FFT2变换,故信道数是2的整数次幂为最好,如此能使工作效率得到提高,基于对上面的考虑,信道数可以设置为8。
(2)波形调制。语音信号虽然它形象直观,但其时域波形与频谱均杂乱,反映数字信道的问题模糊不清,因此不进行选择语音信号。在信道衰减中AM调制表现较为敏感,本择取部分常见波形当作调制波形,这样能够易于对发射机的性能进行判断。   
 53 算法仿真的流程设计   
木发射机的算法仿真不仅包括调制解调算法的仿真,还包括接口协议、外围芯片配置、控制指令解析等算法,因此需要设计一种科学的仿真流程,能够安排仿真各个模块的算法,从而实现整体功能,下图是整个算法的仿真流程图。
 
图51 算法仿真的流程
从图31可以看出,算法仿真的流程分为以下几步:
    (1)主控电脑界面编写:这部分主要包括VC++ 60界面下RS232串口通信协议的实现和控制指令的编码与组帧,这部分主要在VC料60软件和辅助调试工具下完成。
(2)协议转换部分:这部分算法是在CPLD芯片里实现,主要功能是完成RS232接口和SPI接口的协议转换,以及每次控制指令在CPLD内的读写,主要是通过CPLD内部的UFM读写实现,这部分需要利用Modelsim等仿真软件实现。
(3)控制指令的接收与解析:这部分主要在FPGA内部实现,主要功能是实现通过SPI端口的接收和控制指令数据帧的解帧与解析,需要调用Modelsim等仿真软件实现。
(4)PCM码元生成:这部分主要在FPGA内部实现,主要功能是对控制指令数据进行解析后,得到数据码元的速率,通过对一个伪随机序列按照指定速率循环输出,模拟实际当中接收的数据码元。
(5)调制解调算法实现:这部分主要包括BPSK/QPSKIPCM-FM调制解调算法的实现,这部分要适应PCM码元速率可变的要求,最高要支持10MHz的信息码元速率,因此对算法的时序要求较高,需要对在原有算法的基础上进行优化,以实现算法的高码速率相应,这部分需要运用仿真软件Modelsirn进行功能仿真和后仿真,以保证时序能够满足需求,还需要利用示波器和频谱分析仪分析调制载波的参数,保证能够满足设计要求。
(6)DAC配置:本发射机采用的DAC芯片是AD9957,由于AD9957功能比较强大,因此必须先对AD9957内部存储器进行配置,以保证AD9957内部需要的功能模块能够正常工作,这部分主要采用SPI总线进行配置,需要采用Modelsim进行功能仿真。
(7)频率综合器配置:本发射机采用的频率综合器是SI4136,这部分主要是保证射频模块的工作频率,需要根据控制指令指定的工作频率,计算出需要配置的频率综合器内部寄存器的值,然后通过SPI接口进行配置,这部分也需要采用Modelsim进行功能仿真。
54 实验结果和分析   
   整个仿真程序主要如下:I=8,=25kH z时的8个调幅(AM)信号的信道化发射机仿真结果如图52所示。
 
图52 路信道化软件无线电发射机仿真结果
通过实验结果验证了其正确性与可行性。
本章对系统仿真的总体设计进行了讨论,主要达成了利用M atlab完成8信道信道化发射机系统仿真,该系统仿真可达到预期的效果。
 
总结
按照课题的设计思想,本发射机采用FPGA作为基带信号处理芯片,在内部完成了BPSK/PCM-FM/QPSK的调制与解调,同时VC界面作为控制指令的生成,CPLD实现了协议转换和UFM存储,这个系统在后期测试中,基本完成了前期设计时要求的性能与指标。
本发射机涉及的设计要点主要包括:在高码率情况下BPSK/PCM-FM/QPSK的调制与解调实现;VC界面实现的RS232接口协议与控制指令的组帧;CPLD实现的协议转换与UFM存储;DAC芯片的配置等。
虽然本发射机基本完成了设计要求,但仍有一些不足需要改进,不足之处主要有以下几点:
(1)调制算法的精度略显不足,在测试中载波频率偶尔会出现漂移,对时序约束方面可以再加以改进。
(2)解调算法载波同步部分捕获带宽较窄,科斯塔斯环和松尾环内部环路滤波器需加以改进,以适应不同码率的载波跟踪。
(3)在多种接口方面,一旦发送控制指令出错,没有纠正机制,需要添加握手协议,一旦出错可以纠正或者重发数据。
(4)对硬件设计中需要加以改进,以适应高码率信号的数据传输,对所用的器件性能需要进一步了解,以使设计硬件尽量优化。
 
致 谢
 短暂的三年大学时光如白驹过隙,逐渐已至大学尾声。而毕业设计也在断断续续的时间段里顺利的完成,在这里由衷感谢我的指导老师庄老师,同时感谢大学三年给予我帮助的所有人。
在毕业设计的过程中遇到很多困扰,从第一步选题就让我犹豫不决。刚开始提交毕设课题的时候并没有加以分析,选取的题材比较晦涩深奥,让我走了很多弯路。在庄老师细心的指导下,找准自己擅长、感兴趣的专业,及时有效的完成了毕业设计。在做课题期间,困惑愈加多,首先自己上网查阅资料,发现有关单片机的内容实在太广泛了,在选取有效信息的同时也浪费了很多时间。随后进入学校图书馆有针对的性选取题材,有拿不准的问题及时向庄老师请教,不管遇到怎样的问题,庄老师都第一时间回复我。每隔一段时间就当面批改课题,写的不完善的地方,庄老师耐心指导,给了我方向和灵感,这种敬业精神让我倍加感激与敬佩。
回首大学里的青葱岁月,于我而言有三件十分重要的事情:遇良师,结交挚友,一段拼搏的时光。遇见了班主任陈涛老师,论文指导师庄亚红老师。一群志向远大的朋友,还有最难忘的转本时光,这些经历将成为我人生中最珍贵的记忆。
最后向所有老师和同学给予由衷感谢,诚祝老师桃李满天下,同学前途一片光明!
 
参考文献
[1]楼才义,徐建良,杨小牛软件无线电原理与应用[M]电子工业出版社,2014
[2]WalterTuttlebee软件无线电技术与实现[M]电子工业出版社,2004
[3]袁兵华基于SDR的宽带雷达发射机技术研究[D]2019
[4]王晓锋一款应用于软件无线电的发射机关键模块的研究与设计[D]2018
[5]郁凯,潘欣裕,陈昊,等基于AD9959的FM及以下波段软件无线电发射系统[J]物联网技术,2019,009(009):42-43
[6]刘科软件无线电技术在调频发射机设计中的应用与分析[J]数字化用户,2019,025(015):189
[7]包霞,杨光软件无线电技术在舰船通信中的应用[J]中国新通信,2019,021(011):6-7
[8]王哲,阴亚芳基于软件无线电语音通信系统设计[J]电子设计工程,2018,6(19):134-139
[9]柏逢明软件无线电结构合成与开发研究[J]长春光学精密机械学报,2000
[10]G•J•A•班都,M•内勒,A•P•迈尔斯飞机无线电系统Aircraft radio system:,2016
[11]宋佳倩,白晓亮飞机无线电导航设备自动测试系统的设计研究[J]通讯世界,2017(22):367
[12]古萍,叶一鸣,徐华,等基于某型飞机无线电测试系统动态激励、仿真技术研究[J]科技广场,2016(4):52-55
重要提示:转载本站信息须注明来源:985论文网,具体权责及声明请参阅网站声明。
阅读提示:请自行判断信息的真实性及观点的正误,本站概不负责。
jQuery右侧可隐藏在线QQ客服
在线客服